(9) 日本国特許庁 (JP)

① 特許出願公開

⑫ 公開特許公報(A)

昭58—101544

Dlnt. Cl.3

識別記号

庁内整理番号

劉公開 昭和58年(1983) 6月16日

H 04 L 13/00 G 06 F 3/04 H 04 L 1/16

6372—5 K 7218—5 B 6651—5 K

発明の数 1 審査請求 未請求

(全 4 頁)

公入出力装置の伝送テスト回路

願 昭56-200036

②特②出

願 昭56(1981)12月14日

⑫発 明 者 西島正

東京都府中市東芝町1東京芝浦 電気株式会社府中工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近憲佑

外1名

明 紐 書

- 1. 発明の名称 入出力装置の伝送テスト回路
- 2. 特許請求の範囲

- 3. 発明の詳細な説明
 - (a) 技術分野の説明

本発明はデータ処理装置と、その処理装置から 制御される入出力装置とを接続するデータ伝送装置とからなるデータ伝送システムの、動作チェッ クを行なり伝送テスト回路に関する。

(b) 従来技術の説明

製鉄、あるいは製紙、その他あらゆる重要プラントに使用されている創御装置は、今日計算機を応用してますます性能高度化している。また、一方、制御対象であるブラントは大規模化しているため、第1回に示すように計算世等で解成されるデータ処理装置1と、実際にブラントを動作させる入出力装置5は、離れた位置に設けられるととが300。

かかるブラントでは、データ伝送装置 2 と 4 によって、処理装置 1 と入出力装置 5 とを伝送ケーブル 3 にて接続し、送信側では、出力信号を一旦並列信号から直列信号へと変換を行なって、伝送ケーブルには直列信号を伝送する。また、受信側では、直列信号を再び並列信号に変換するシリアルデータ伝送装置がひろく使用されている。

ところで、入出力製管が要扱り入出力信号の点数が少ない場合には、集積回路(以後IC と称する)の出力によつて直接に復留を駆動したり、接

input and output device and transmitting data as they are, receiving the data at the processor again and processing of coincidence of comparison.

CONSTITUTION: When a transmission test circuit selecting switch 32 of an input and output device selects a position 34, an address of an IC memory 26 consists of a reception area from a data processor and a transmission area 37 to the data processor. When the switch 32 selects a position 33, the address most significant digit of the IC memory 26 is fixed to logical 1, then the reception area from the data processor is the same area as the transmission area 37. Thus, the data received from the data processor is a transmission signal to the data processor as it is, and the comparison between transmission and reception data at the data processor allows the overall transmission test for the transmission system consisting of the data processor, a transmission line and the input and output device.

COPYRIGHT: (C) 1983, JPO&Japio

特開昭58~101544(2)

点をどの信号をフィルタを介してICに入力する回路構成がとられる。しかし、入出力信号の点数が増大した場合には、データ伝送回路を共通化すると同時に創御回路によつてデータ処選装置との伝送動体のタイキングと、入出力動作のタイミングを設立させ、データは取方からアクセスできるICメモリで構成することができる。

(c) 発明の目的

入出力被量を1:Nとマルチドロップに接続する場合があるが、本発明の一実施例として、第3回に示すマルチドロップ方式についてる。データ処理を置13の伝送を置16及び18に伝送を置17及び19へ出場を置17及び出力を置かる。が、第4回回に、第4回回に、第4回回に、では、データの理解では、第4回回に、マッドデータで、発生では、アータを置17ないで、では、アータの理解では、アータをでは、アータのでは、アータのでは、アータのでは、アータのでは、アータのでは、アータのでは、アータムと、コッドデータでは、アータのでは、アースに表情では、第4回には、第4回に表情では、第4回に表情では、第4回に表情では、第5回には、第5回に表情では、表情では、第5回に表情では、表情では、表情では、表情では、表情では、表情では、ま

データ処理装置13によつて追択された入出力装置は、コマンドデータに従がつて、第4回(a)の場合には、データ処理装置からのデータをICメモリに格納する。また、同回(b)の場合には、コマンドに従がつて、ICメモリに格納されているデータをデータ処理装置へ送借する。又、入出力装置の伝送テスト回路は、第5回に示すよりに構成される。

本発明は上記事由に基づいてなされ、伝送システムの総合的な動作をテストすることのできる、 前記欠点のない伝送テスト回路を提供することを 目的とする。

(d) 発明の概要

すなわち、データ処理装置、伝送装置、そして 入出力装置の伝送が正常に動作するためには、

- (4) ゲータ処選装催の送信回路、伝送ライン、 入出力装置の受信回路が正常に動作すること。
- (ロ) 入出力装置の送信回路, 伝送ライン・データ処理装置の受信回路が正常に動作すること。 がともに必要である。 このため本発明では、データ処理集散から送信した信号を入出力装置が不受信し、データをせて受信し、比較一致の処理をデック できんにより、 伝送システムの動作をある。する伝送テスト回路を構成するものである。

(e) 発明の構成

シリアル伝送は、データ処理装置に対して入出 力装置を1:1に接続する場合、あるいは複数台の

(f) 発明の作用

入出力装置の受信回路は、第 5 図に示すように、 直列信号の受信信号20を、変換器21によつて並列 信号22に変換する。アドレスデータは、アドレス レジスタ23に、コマンドデータはコマンドレジス タ24に、受信データはデータレジスタ25にセット される。IC メモリ26はアドレス信号27、データ信 号28、 および制御信号29によつて動作する。また、 入出力装置の送信回路は、IC メモリ26のデータを 変換器30によつて直列信号31へ変換し、伝送ラインへ送信する。

22は入出力装置の伝送テスト回路過択用のスイッチで、スイッチ32がポシション34を過択した場合には、ICメモリ27のアドレスは、第6回に示すデータ処理装置からの受信エリア36と、データ処理装置への送信エリア37から構成されている。スイッチ32がポシション33を過択した場合には、ICメモリ26のアドレス最上位をロジック*1*に固定するため、データ処理装置からの受信エリアは、送信エリア37と同一領域となる。このため、デー

特開昭58-101544(3)

タ処理数能から受信したデータは、そのまとデータ処理数能から受信信号となり、データ処理数能での送信信号となり、データ処理をにより、受信データを比較することをは、反信がある。同様にスクスのの対した場合には、ICメモリ25ののドンスを追択した場合には、ICメモリ25ののドンスを追いないの受信エリア36と、送信エリアは同一個域となる。

(4) 他の実施例

次に本発明の他の実施例について説明する。すなわち、又、本発明においては、影 5 図に示した 入出力装置の伝送テスト回路に使用したスイッチ 82 は、スイッチの代わりに、データ処理装置から のコマンドによつて切換えることが出来る。第 7 図に示すアドレスレジスタ 23 の出力は、コマンドレジスタ 24 の出力 85、39 がともにロジック"0" なら、IC メモリのアドレス最上位 40 は、アドレス

本発明の対象とするマルチドロップ方式のデータ 伝送システム図、第4図は伝送信号フォーマット セ示す図、第5図は本発明の一実施例を示す伝送 テスト回路図、第6図はICメモリアドレスエリア 図、第7図は本発明の他の実施例を示すプロック 図である。

- 1,13…データ処理装置、
- 2. 4. 6. 14. 16, 18 … 伝送装置、
- 3 , 15 … 伝送 ライン 、 5 , 17 , 19 … 入出力装置 、
- 8.25 ··· IC メモリ、 9 ··· 制御回略、
- 20,31… 直列信号、 21,30… 変换器、
- 22…並列僧号。 23…アドレスレジスタ、
- 24…コマンドレジスタ、25…データレジスタ、
- 32 … スイッチ、 36 …入出力製置受信エリア、
- 37 … 入出力装置送信エリア、38,39 … テスト 選択 信号、
- 40 ··· IC メモリアドレス最上信号。

(7317) 代理人 弁理士 則 近 憲 佑 (ほか1名)

又、コマンドレジスタ38が"1"で、出力39が"0"ならば、アドレス信号40は"1"に固定される。コマンドレジスタ38が"0"で39が"1"ならばアドレス信号40は"0"に固定される。第7回のロジッタ回路によつて第5回のスイッチ32と同一の動作をデータ処理接近のコマンドにて実行することができる。


レジスタ四の出力34と等しくなる。

(b) 铝合的な効果

このようにして不発明によれば、データ処理装置で送信回路、伝送ライン、入出力装置の受信回路の伝送ライン、データ処理装置の受信回路から構成される伝送システムの総合的な動作チェックを、データ処理装置での比較テストにて実行できるため、システムの信頼性を向上させた効果的な伝送テスト回路が提供できる。

4. 図面の簡単な説明

第1図はデータ伝送システムの説明図、第2図は伝送装置と入出力装置の動作説明図、第3図は



10/17/2003, EAST Version: 1.04.0000